ASML의 실적 감소 EUV 도입의 감소 예상

반도체하면 무조건 ASML의 EUV 도입이 답이라고 생각했는데, 역시 판매해야하는 제품이기 때문에 원가를 고려하지 않을 수 없다. EUV의 높은 가격과 높은 난이도의 활용성이 반도체 기업들의 발목을 잡고 있는 상황.

타임사이트님 글을 보며 공부 중…

EUV 시대의 시작

EUV는 최첨단 반도체를 제작하는 데에 있어 절대 빼놓을 수 없는 기술이다. EUV는 극자외선(EUV, Extreme UltraViolet)파장의 광원을 사용하는 리소그래피를 의미한다.

웨이퍼 위에 photo resist라는 감광물질을 바르고, EUV 노광장비를 사용하여 미세한 회로 패턴을 새긴다. 그 다음 현상(Develop), 식각(Etch), PR 제거 공정을 거치며 하나의 공정 세트가 끝난다.

이런 EUV 기술은 네덜란드 반도체 장비 업체 ASML이 독점 생산 중이며, 얇은 선단 노드를 만드는 데 필수적인 장비다. 물론 기존 1900년대 노광장비 업계에서 마켓 쉐어는 일본이 압도적이었다. 니콘 60% 캐논 30% ASML 10% 수준이었다. 하지만 자기파장 이하로 가공하지 못한다는 이론적 한계를 Excimer레이저로 극복하며 신흥 강자로 등극하였다.

ASML이 생산할 수 있는 EUV 설비는 1년 한계가 있기 때문에 TSMC, 삼성전자, Intel 등 최선단 공정을 이용하는 반도체 기업들 사이에서 조달 경쟁이 심했다.

2022년 TSMC 31개, 삼성 14개, 인텔 3개로 1년에 50개를 겨우 생산되던 물량을 각 기업은 확보하기 급급했다.

시스템 반도체를 만드는 파운드리에서는 7nm 공정부터 EUV를 적용한 layer수가 늘어났고, 더 뛰어난 반도체 생산에 EUV 설비의 갯수와 EUV 활용 능력이 중요해보였다.

삼성전자의 EUV 확보 수는 21년 10대 초반에서 22년 10대 중반, 23년 20대 이상으로 증가함.

대당 부대설비 포함 3~5천억 이상의 초고가 장비이기 때문에, 자본 중 상당 부분이 EUV 노광 장비만을 위해 사용됐다.

EUV 도입의 감소

하지만 문제는 역시 비용과 활용 능력이었다. EUV 덕분에 미세한 회로를 그릴 수 있었지만, 미술에서 붓만 얇다고 더 좋은 그림이 나오는 것은 아니다.

EUV는 현업 엔지니어들 사이에서 특유의 다루기 어려운 문제로 수율이나 효율성이 낮다는 문제가 있었다.

같은 공정이더라도 고객사가 선택할 수 있는 여러 종류의 파생 공정이 있는데, 수율이 가장 잘 나오는 공정은 오히려 EUV를 적게 사용하는 공정임.

TSMC에서는 고객사에게 인도하기로 예정되었던 스케줄을 EUV의 난이도로 인해 맞추지 못할 것으로 예상되자, EUV를 덜 사용하는 방식으로 바꾸며 고객사 인도 스케줄을 맞추려고 노력 중이다
이는 삼성전자도 마찬가지다.

DRAM을 만들 때도 삼성전자가 1y(2세대 10나노) 공정부터 적용하고, SK하이닉스가 1a(4세대 10나노)공정부터 적용하였는데, 마이크론은 1γ(6세대 10나노)공정부터 적용하기로 하였다.

SK하이닉스는 중국 DRAM 공장에 EUV를 적용하지 못하자 내부적으로 1b(5세대 10나노)공정까지 EUV를 사용하지 않고 개발에 성공했다.
삼성전자 DRAM 공정에서도 EUV를 선제적으로 도입한 것이 오히려 수율, 원가 측면에서 발목을 잡은 것이 아닌가 의심이 되는 대목

삼성전자의 DRAM 공정에서는 수요 침체기와 맞물려 EUV 장비가 놀고 있는 것으로 알려져있다.

이미 DRAM node 경쟁에서 삼성전자가 다른 2개사에 추월당한 것도 오히려 선제적인 EUV 도입때문이고, 원가 경쟁력을 잃어버린 것도 높은 EUV 가격때문이란 지적도 있다.

물론 EUV를 먼저 겪어봤기 때문에 후발 주자들이 EUV를 다루며 겪을 문제점을 먼저 겪어봤다는 점에서 긍정적이라는 시각이 있다.

하지만 만약 EUV가 차후 필수적인 설비가 아니게 된다면 겪지 않아도 될 문제점을 겪게되는 것임.

이것은 결국 현재 문제가 공급 side의 문제냐 수요 side의 문제냐에 따라 달라짐.

Transistor당 비용 증가

과거와 달리 Transistor당 비용은 더 이상 낮아지지 않고 있다.

28nm가 가장 인기 있는 node인 이유는 Gate당 비용이 가장 낮기 때문이다.

노드를 개선하기 위해서는 값비싼 장비들을 더 많이 사용해야한다.

예전에는 장비와 스텝이 추가되더라도 node를 개선함으로써 더 작은 die를 만들 수 있었다. 덕분에 원가적인 이점과 성능적인 이점, 전력 소모량 개선이 동시에 이뤄짐

하지만 지금은 고가의 장비와 step으로 node를 꾸역꾸역 개선하며 원가적인 이점이 사라짐. 오직 성능과 전력 소모량의 개선만 있음.

node가 진화할 때마다 design cost도 마찬가지로 증가하고 있다.

이러한 비용은 전부 가격에 반영됨.

가성비 하락 3nm

3nm 공정은 5nm공정 대비 CapEx가 50%이상 더 들게 된다. 따라서 가격도 N3가 N5대비 35%이상 비싸다는 이야기가 있다. 그럼에도 불구하고 N3E 공정에서 얻을 수 있는 Density 개선은 56%가 최대다.

35% 더 비싼 칩으로 56%의 성능밖에 개선할 수 없다는 점은 매력 하락으로 이어짐.

TSMC에서 판매하는 Wafer당 가격도 3nm의 가격은 7nm대비 2배가 넘는 2만 달러 이상이다.

팹리스 기업들의 3nm 공정 기피

이렇게 비싼 반도체 칩들을 과연 누가 살 수 있을까?

위 도표에서 2022년 TSMC 고객사별 매출이다.

TSMC 3nm N3B는 EUV를 25Layer 사용하고, double patterning 기술도 들어간다
대신 N3E 공정은 좀 더 가성비있게 EUV 19layer 사용하고, double patterning이 들어가지 않는다. 23년 4분기 양산됨
고객들은 일반적은 3nm(N3B)를 가격 부담으로 꺼리는 중
N3E가 가격 부담이 덜 하고 수율이 좋기 때문에 선호한다
그러나 현재 침체된 스마트폰 수요 상황 때문에 애플을 제외한 퀄컴, 미디어텍은 3nm보다 4nm를 아직까지 선호하고 있다.

애플의 프리미엄 스마트폰 수요

TSMC의 최선단 node는 항상 애플이 사용해왔다.

애플은 직접 설계한 A시리즈 AP칩을 아이폰 프리미엄 폰에 탑재하는데, 이를 TSMC 최신 공정에 항상 의뢰했다.

이번 아이폰 15 프로 이상 시리즈는 TSMC의 3nm 공정으로 만든 A17 칩이 적요되고, 일반 시리즈는 A16칩이 적용된다. 차별화 전략이다

이미 아이폰 15 프로 맥스 정도로 프리미엄폰은 고가라인인 만큼 여유있는 사람들이 구매하기 때문에 판매량이 줄지 않을 것으로 보고 있다. 애플은 N3E 공정을 선호하는데 이는 그만큼 가격 전가에 자신 있다고 볼 수 있다.

따라서 애플은 비싼 칩을 사용해 더 좋은 아이폰 15 프로를 내놓는다면 팔릴 수 있다는 자신감에 비싼 TSMC 공정을 활용하는 것이다.

아이폰 15 프로 판매량이 예측만큼 잘 나와주는지에 따라 아이폰 16에 어떤 공정을 활용할지가 정해진다

퀄컴, 미디어텍 – 우리 고객사는 이미 한계다

반면 삼성전자 갤럭시 등 안드로이드 폰에 들어갈 AP 제조 기업인 퀄컴은 가격 전가가 잘 안 된다. 삼성이나 중국의 스마트폰 업체는 소비자에게 가격전가를 잘 하지 못하기 때문이다.

글로벌 스마트폰 수요를 봤을 때 삼성은 2023년 1분기 22%로 애플 21%와 비슷한 수요를 보이고 있다.

하지만 100만원 이상 프리미엄폰 시장에서는 애플이 80%이상의 점유율을 보이고 있다. 즉 영업이익 측면에서 삼성전자는 애플의 전략을 따라할 수 없다는 이야기다.

이런 상황인데 퀄컴과 미디어텍이 3nm로 제작된 비싼 칩을 삼성과 중국 스마트폰 업체에 팔 수 있을까? 퀄컴의 스냅드래곤 8 2세대와 미디어텍 dimensity 9200, 애플 A16은 전부 4nm 공정에서 생산 중이다.

삼성전자와 중국 스마트폰 상황이 이러하기 때문에 퀄컴과 미디어텍은 더 싸고 좋은 칩을 집중하고 있다.

데이터 센터향 반도체 업체들 상황

Nvidia, AMD, 인텔과 같은 데이터센터는 상황이 좀 다르다.

스마트폰과 달리 데이터센터는 크기가 크기 때문에 공간의 제약이 적음. 스마트폰은 작은 기기 안에 최대한 많은 반도체칩을 넣어야하기 때문에 더 좋은 node에서 제작하여 더 작고 성능 좋은 반도체 칩을 얻어내는 것이 큰 의미가 있음.

하지만 데이터 센터는 공간이 워낙 크기 때문에 최대한의 성능을 최소한의 비용으로 뽑아내는 것이 의미 있음

데이터 센터에 먹히는 AMD의 전략

이런 데이터 센터 수요를 가장 잘 파악하고 있는 기업이 AMD

AMD는 TSMC에서 제조한 칩과 TSMC의 패키징 능력을 활용하여 Chiplet 기술로 CPU와 GPU 칩을 생산함.

AMD는 칩렛 기술을 도입하며 기존 반도체가 갖고 있던 칩 크기의 한계를 뛰어넘음

반도체는 Reticle Limit으로 인해 ~850sq mm의 크기를 한도로 제작되어왔음
하지만 TSMC의 SoIC 패키징 기술 도입으로 2019년부터 reticle size 한계를 벗어남

Flip chip의 Bump 간격은 수백 um이며, TSV과 Flip Chip 혼용을 하더라도 50um가 한계였다.

그러나 TSMC는 SoIC에서 구리-구리 하이브리드 본딩을 도입하며 범프 간격을 10um로 줄였다.

1mm2당 1만개 이상의 interconnection을 구현하며 3D 패키징 칩에서의 소통에 큰 혁신이 있게 됐다.

이러한 본딩 기술의 발전으로 인해 기존 칩렛 기술을 뛰어넘어 3D로 칩들을 이어 붙일 수 있게 됨.

AMD Zen 6 CPUs Are Reportedly Based On The 2nm Process Node | Tom’s Hardware (tomshardware.com)

AMD는 TSMC 5nm를 이용한 칩으로 Zen4까지 출시한 사오항

Zen5는 애초에 3nm 공정을 사용할 것이라 예상됐지만, 최근에는 4nm/6nm 공정을 활용하여 칩렛으로 제작될 것이 유력해 보임

AMD가 3nm로 넘어가는 것을 꺼려하는 분위기다

Nvidia의 GPU H100과 필적할 AMD의 MI300은 5nm와 6nm에서 제작된 칩을 칩렛 기술로 제작한다

Nvidia도 3nm를 주저하고 있다

Nvidia의 H100은 TSMC 4nm공정, A100은 TSMC 7nm 공정에서 생산되고 있다.

GH100도 TSMC 4nm 공정에서 생산되는 중

Nvidia는 monolithic die 구조를 활용하기 때문에 칩렛 기술을 이용한 AMD와 달리 Reticle size로 칩 크기 제한이 있음

이 말은 즉, 더 높은 성능을 내기 위해 더 비싼 공정을 활용해야한다는 의미

Nvidia 최신 칩도 3nm로 가는 것을 꺼리지만, 더 가성비 있는 N3E 공정이 도입되면 넘어가지 않을까 싶음.

더 비싼 공정으로 더 높은 성능의 칩을 만들어야하는 Nvidia와 덜 비싼 공정에서 만든 칩을 연결하여 더 높으 성능을 내는 AMD간의 GPU 경쟁이 펼쳐질 듯

Intel은 물불가리지 않음

인텔은 과거 Reticle size 한계에 갇혀있었지만, Sapphire Rapids 이후 칩렛 기술을 도입하며 한계에서 벗어남.

인텔은 EMIB, Foveros와 같은 자체 패키징 기술이 있음.

인텔은 자체적으로 매우 공격적인 로드맵을 세우는 중

인텔은 CPU에서 AMD와 TSMC의 연합에 당했기 때문에 목표가 공격적일 수 밖에 없다

공정에서 TSMC의 node를 추월하고, 패키징 기술도 동시에 개발하여야 더 좋은 칩을 만들 수 있음

다행히 Intel의 공정 개발 속도는 꽤 긍정적으로 흘러가는 중

결론

이런 비용 부담떄문에 EUV 장비의 도입 속도가 급격하게 둔화될 듯

EUV 장비의 가격과 낮은 수율로 인해 EUV 를 활용하는 Layer가 많을수록 원가 증가폭은 증가함.

수요가 이를 따라오지 못하고 있음.

더 싸고 좋은 제품을 파는 것은 쉽지만, 더 비싸고 더 좋은 제품을 파는 것은 어려움. 마치 명품을 파는 것과 같음

이런 환경이기에 EUV 공정을 덜 쓰는 N3E 공정과 N4, N5 공정이 Sweet Spot으로 여겨지는 중

데이터 센터는 Chiplet 기술로 칩 크기를 키우면서 갈 수 있음. 그렇기에 N3 공정으로 갈 필요성이 적어짐. 차라리 성능과 효율만 따지면 패키징 기술로 승부를 보는 것이 더 유리함.

DRAM에서도 EUV를 미룰수록 더 경쟁력 있는 칩이 만들어지는 상황

과연 미래에 EUV 사용을 줄일 수 있는 새로운 기술들이 나올까? 나온다면 삼성전자의 빠른 EUV 도입은 독인 되는 선택으로 여겨질 수 있음.

출처 : https://t.me/timesight